MENU SEARCH INDEX JAPANESE

1/1

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

59-106147

(43) Date of publication of application: 19.06.1984

(51)Int.Cl.

H01L 27/10 G11C 17/00

(21)Application number: 57-217386

(71)Applicant: SANYO ELECTRIC CO LTD

(22)Date of filing:

10.12.1982


(72)Inventor: KITAMURA YUJI

(54) MASK ROM

(57)Abstract:

PURPOSE: To obtain a high integration density and high speed read only memory by arranging a plurality of polycrystalline silicon layer belts and a plurality of conductive layer belts which are orthogonally crossing through an insulating film, providing contacts to the intersecting points of them in accordance with stored data and simultaneously by forming the P-N junctions to the contact.

CONSTITUTION: In the case of reading the bit B1 of memory array MA, a voltage is given only to the conductive layer 41 and the conductive layers 42, 43 are set to 0V or open. When only the switching transistor 81 is opened, an input of read inverter circuit IN becomes "1" and "0" is output as the output signal. In the case of reading the bit B2 of memory array MA, a voltage is applied only to the conductive layer 42 and simultaneously only the switching transistor 81 is turned ON. In this case, the silicon layer 11 becomes open since contact does not exist at the position of bit B2 but an input of the read



inverter circuit IN becomes "0" due to the depression type transistor DT and "1" is output. As described above, content of memory array MA can be read.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

Ikind of final disposal of application other than the

BEST AVAILABLE COPY



(9) 日本国特許庁 (JP)

⑩特許出願公開

⑫公開特許公報(A)

昭59—106147

60Int. Cl.3 H 01 L 27/10 G 11 C 17/00 識別記号

庁内整理番号 6655-5F 6549-5B ·

砂公開 昭和59年(1984)6月19日

発明の数 審査請求 未請求

(全 3 頁)

⊗マスクROM

守口市京阪本通2丁目18番地三 洋電機株式会社内

20特

昭57-217386

⑪出 願 人 三洋電機株式会社

22出 昭57(1982)12月10日

守口市京阪本通2丁目18番地 砂代 理 人 弁理士 佐野静夫

@発 明 者 北村裕二

1. 発明の名称

2 特許請求の範囲

U 基板上に互に平行して設けられたN型を呈 する多数本の帯状多結晶シリコン層と、該シリコ ン関上に絶縁膜を介して互に平行して設けられた 複数本の帯状導離層と、から成り、上記シリコン 闇と導電閥との交点に記憶せしめるべき俏報に応 じて適宜コンタクトを形成すると共に、そのコン タクトを形成した箇所のシリコン隣に対して逆導 職型の不純物を導入して P N 接合を形成した事を 特徴とするマスクROM。

5 発明の詳細な説明

〔産業上の利用分野〕

本発明はデイジタル情報を記憶せしめるマスク ROMに関する。

〔從來技術〕

現存するマスクHOMの殆どはMOSトランジ スタを主構成要素としているので、ソース、ドレ インに駭当する拡散崩か必要であり、セル面積も 自と大きくなる上に読み出しスピードも遅い欠点 があつた。

〔発明の目的〕

本発明はこのような問題点に遊みて為されたも ·のであつて、メモリアレイ中には NOSトランジ スタを含まず、咸巣横度で高速読み出しが可能な マスクHOMを提供することを目的としている。

〔発明の構成〕

本発明は、多数本の帯状多結晶シリコン隣と多 数本の帯状導電扇との夫々を絶縁膜を介して交叉 ・せしめ、その父点に配饋情報に応じて適宜コンタ クトを設けると共化そのコンタクトK P N 接合を 形成したところに特徴を有する。

〔実施例〕

第1凶は本発明マスクROMの平面凶並びにそ のA-A,B-B線に沿う断面凶を示しており、 UDW3は絶縁性の基板、例えば単結晶シリコン表 面に酸化膜等の絶縁膜を有する底板(2)表面に設け た帯状の多結晶シリコン脚で、互に所定の間隔を 設けて平行に配置されている。尚、この多結晶シ

リコン趙出四四四の厚外は約2000Åで、1020/ d程便嫌がドープされていてN型を呈する。(3)は この多結晶シリコン厨皿の周上も含めて基板四全 面に被音された酸化シリコン膜等の絶縁膜、40個 個はこの種縁膜団上で上記帯状多結晶シリコン腐 WWwbとは直交する方向に配設されたアルミニウ ム等の金属材料から成る帯状の群准層で、上記多 結晶シリコン資30.20.13と同様に所定間隔を有して 平行に設けられている。は151…はこの尋법財制級 (43)と多結晶シリコン暦3D:12/13)との交点位置に R O Mに皆き込むべき情報に対応して適宜設けられた コンタクトで、天々の断面図から明らかな如く、 専電脳細胞間の形成に先立つて絶縁膜間に穿たれ たコンタクト孔を介して両崗(40/43/43、40/13/13/か)は 気的に接している。161161…はこの各コンタクト151 (5)…から P型の不純物を導入する事に依つて形成 されたP型領域で、多結晶シリコン層印心は3の厚 みが2UUU^Rで、その不純物濃度が1リ²⁰/dの 場合であれば2×1リ¹⁵/d 以上のポロンの注入 に依つてコンタクト周線をP型に変更する事が出

専電関側にの多理位を与えて他の尋歯関的傾はリ
V 又は U P o n とし、また上端のスイッチングトランジスタ間のみを O N とすると、読み出しインパータ回路 (IN)の入力は"1"となり、出力信号としては"0"が出力される。また例えばメモリアレイ(NA)の中央上端のピット(B2)を読み出す場合は、中央の導電層間にの多電位を与えると同時に上端のスイッチングトランジスタ間のみを O N とする。この時はこのビット(B2)位置にはコンタクトが存在しないので上端のシリコンジスタ(D f)の存在に依つて読み出しインバータ回路(IN)の人力は"0"となり、"1"が出力される。このようにしてメモリアレイ(NA)の内容が適宜続み出される事となる。

〔発明の効果〕

本発明は以上の説明から明らかな如く、 R O M のデータとして書き込まれた内容は帯状の多結晶シリコン瞬と帯状の専電略との交点でのコンタクトの有無に依つて区別される構成であるので、メ

来る。

ての第1凶は簡単な実施例として3×3ビット のメモリアレイを説明したが、このる×るピット のメモリアレイの読み出し回路を第2図に示す。 第1図の説明から明らかな如く、シリコン層1型は 33と専電質和園園との交点にコンタクトは15151…が 存在する箇所は情報として"1"、コンタクトの ない箇所は"D"が対応しており、またコンタク ト(5)(5) … 箇所には P 型頭域(6)(6) … が N 型のシリコ ン間山口間と接して設けられているので、ダイオ - ド(7)(7)…として表わす事が出来る。従つて第2 図の左側が第1図で示したメモリアレイ (ALL)で 各シリコン層別辺辺は夫々第1、第2、第3の読 **み出しスイッチングトランジスタ別図図を介して** 読み出しインパータ回路(IN)に連つている。尚 (DI)は各スイッチングトランジスタ (DI)D(D)の一 括接税点に連つた高抵抗のアプレッション型トラ ンジスタである。

斯る構成に於て、例えばメモリアレイ(MA)の 左上端のピット(B1) を読み出す場合は、左端の

モリセルの占める面積が M O S 型トランジスタを 用いる従来品に比し格数に少くなり、マスク B O M の果積度を高める事が出来る。またメモリセル は単結品シリコン表面に設ける拡散騒を用いてい ないので、データの続み出し時の充放電が 1 本の 帯状多結晶シリコンと 1 本の帯状母電隔との 2 本 の配線のみで塔むので読み出し速度の向上が期待 出来る。

4. 凶面の簡単な説明

第1図は本発明マスクドのMの平面図、並びにそのA-A、B-B線に沿う断面図、第2図は本発明マスクドのM並びにその読み出し回路の電気回路図であつて、IDU2 13は多結晶シリコン層、IDU2 13は多結晶シリコン層、IDU2 13は多結晶シリコン層、IDU2 13は多結晶シリコン層、IDU2 13は多に日本型領域、(MA)…メモリアレイ、副のB20は読み出しスイッチングトランジスタ、を失々示している。

出聯人 三洋電機株式会社 代理人 弁理士 佐野 静 天

